

เรียนรู้และเข้าใจ


XILINX®

CPLD XC95108

Complex Programmable Logic Device
In-System Programmable CPLD
108 macrocells 2400 usable gate



ET-CPLD TRAINING MODULE



ETT
www.ett.co.th

บริษัท อีทีที จำกัด ETT CO., LTD.

1112/96-98 ถนนสุขุมวิท แขวงพระโขนง เขตคลองเตย กรุงเทพฯ 10110 <http://www.etteam.com>
1112/96-98 Sukhumvit Rd., Phrakanong Klongtoey Bangkok 10110 <http://www.ett.co.th>
Tel : 02-7121120 Fax : 02-3917216 email : sale@etteam.com

คำนำ

ปัจจุบันนี้เรามีอ่าจะจะปฏิเสธได้เลยว่าเทคโนโลยีทางด้านดิจิตอลนั้น ได้ก้าวไปไกล และ รวดเร็วมาก อีกทั้งยังมีบทบาทต่อชีวิตประจำวันของเราเป็นอย่างยิ่ง เช่น เครื่องใช้ไฟฟ้า-อิเล็กทรอนิกส์ หรือ เครื่องอำนวยความสะดวกต่างๆ ล้วนแล้วแต่มีส่วนประกอบมาจากอุปกรณ์ทางด้านดิจิตอลแทนทั้งสิ้น ดังนั้นการศึกษาเรียนรู้ ทางด้านดิจิตอลนี้จึงถือเป็นสิ่งที่จำเป็นอย่างยิ่ง เพื่อใช้เป็นความรู้พื้นฐานในการศึกษาเรียนรู้ระบบดิจิตอลที่มีความซับซ้อนในระดับสูงขึ้นไป ซึ่งเราได้ทำการออกแบบการทดลองต่างๆ ที่ครอบคลุมเนื้อหาของวิชาดิจิตอลพื้นฐาน ต่างๆ ได้อย่างครบถ้วน ตั้งแต่วงจรเกตพื้นฐาน ไปจนถึงวงจรที่มีความซับซ้อนต่างๆ

โดยในการศึกษาทดลองทั้งหมดนี้สามารถทำได้โดยไอซีเพียงตัวเดียว ที่เรียกว่าไอซี CPLD (Complex Programmable Logic Device) ซึ่งถือได้ว่าเป็นการออกแบบวงจรดิจิตอลแนวใหม่ โดยแต่เดิมการสร้างวงจร ดิจิตอลขึ้นมาสัก 1 วงจะต้องนำเอาไอซีสำหรับประยุกต์ตัวเดียว ตัวมาต่อ กันทำให้มีความยุ่งยาก และ เสียเวลาในการจัด หาอุปกรณ์ต่างๆ โดยต่างจากการใช้ไอซี CPLD ซึ่งสามารถสร้างวงจรต่างๆ ได้ด้วยไอซีเพียงตัวเดียว โดยในที่นี้จะ ใช้ไอซี CPLD เบอร์ XC 95108 PC84 ของบริษัท Xilinx รวมถึงซอฟแวร์ในการออกแบบจะใช้โปรแกรม Xilinx Foundation Series 2.1i ของทางบริษัท Xilinx เช่นกัน

เนื้อหาภายในของหนังสือนี้ จะเริ่มตั้งแต่ลักษณะคุณสมบัติของไอซี CPLD , การติดตั้งโปรแกรม , การใช้งานโปรแกรม , โครงสร้างและการใช้งานบอร์ด CPLD และ ใบงานการทดลองต่างๆ ทั้งหมดรวม 25 ใบงาน เริ่ม ตั้งแต่วงจรเกตพื้นฐาน ไปจนถึงวงจรการประยุกต์ใช้งานต่างๆ ซึ่งในการทดลอง จะต้องใช้บอร์ด ET-CPLD TRAINING MODULE ร่วมกับชุดทดลอง ET-BASIC I/O V1.0 ที่ทางเราได้ออกแบบไว้โดยเฉพาะ

ซึ่งทางเราบริษัท อีทีที หวังเป็นอย่างยิ่งว่าหนังสือคู่มือการทดลองไอซี CPLD เล่มนี้จะช่วยเป็นแนวทาง ในการพัฒนาความรู้ความเข้าใจในวิชาดิจิตอลของท่าน ได้เป็นอย่างดี

วัชรินทร์ เคารพ

มิถุนายน 2546

สารบัญ

บทที่ 1 ทำความรู้จักกับ CPLD	1
1.1 CPLD คืออะไร	1
1.2 คุณสมบัติทางเทคนิคของ CPLD XC95108	4
บทที่ 2 การติดตั้งโปรแกรม	5
ขั้นตอนการติดตั้งโปรแกรม	5
บทที่ 3 การใช้งานโปรแกรม Xilinx Foundation Series 2.1i	13
3.1 องค์ประกอบโดยรวมของโปรแกรม Xilinx Foundation Series 2.1i	13
3.2 เริ่มต้นการเข้าสู่โปรแกรม	15
3.3 การออกแบบโปรเจ็ค หรือ ชิ้นงานด้วยโปรแกรม Schematic Editor	19
3.4 การจำลองการทำงานของวงจร (Simulator)	23
3.5 กระบวนการ Implementation	27
3.6 การโปรแกรม PROGRAMMING	30
3.7 การสร้าง Macro Hierarchy	32
3.8 การใช้งาน LogiBLOX Module Generator	37
บทที่ 4 โครงสร้างและการใช้งานบอร์ด CPLD	41
4.1 LED 12 BIT LOGIC MONITOR	41
4.2 Switchs Input Dip 8	42
4.3 การใช้งาน 8 BIT LOGIC INPUT	43
4.4 Pulse Switchs	44
4.5 BCD Switch	45
4.6 SLIDE Switchs	46
4.7 BUZZER	47
4.8 โมดูลแสดงผลแบบดอครหัส Hex to 7-SEGMENTS	47
4.9 โมดูลแสดงผล 7-Segments แบบต่อตระ	49
4.10 โมดูลการแสดงผล Matrix LED 3x3	50
4.11 โมดูลแปลงสัญญาณ Digital to Analog Convertor (DAC)	51
4.12 โมดูลแปลงสัญญาณ Analog to Digital Convertor (ADC)	52
4.13 โมดูลกำเนิดความถี่สี่เหลี่ยม (Square Wave)	53
4.14 ล็อกิคไพร์บ (LOGIC PROBE)	55
4.15 บอร์ด ET-CPLD TRAINING MODULE	56
4.16 วงจรภาคจ่ายไฟ	57

สารบัญ (ต่อ)

ใบงานการทดลอง Digital CPLDs Laboratory	58
การทดลองที่ 1 วงจร AND Gate	59
การทดลองที่ 2 วงจร OR Gate	78
การทดลองที่ 3 NOT Gate	85
การทดลองที่ 4 วงจร NAND Gate	91
การทดลองที่ 5 วงจร NOR Gate	99
การทดลองที่ 6 Exclusive - OR Gate	107
การทดลองที่ 7 วงจร Exclusive - NOR Gate	115
การทดลองที่ 8 RS FLIP– FLOP	123
การทดลองที่ 9 D FLIP– FLOP	129
การทดลองที่ 10 JK FLIP– FLOP	137
การทดลองที่ 11 T FLIP– FLOP	143
การทดลองที่ 12 HALF ADDER	148
การทดลองที่ 13 FULL ADDER	153
การทดลองที่ 14 HALF SUBTRACTOR	158
การทดลองที่ 15 FULL SUBTRACTOR	163
การทดลองที่ 16 วงจร Multiplexer	169
การทดลองที่ 17 วงจร D – Multiplexer	175
การทดลองที่ 18 วงจรเข้ารหัส (Encoder)	181
การทดลองที่ 19 วงจรถอดรหัส (Decoder)	189
การทดลองที่ 20 วงจรเปรียบเทียบข้อมูล (Comparator)	197
การทดลองที่ 21 วงจรเลื่อนข้อมูล (Shift Register)	204
การทดลองที่ 22 วงจรนับ (Counter)	209
การทดลองที่ 23 วงจรถอดรหัส BCD เป็นรหัส 7-Segment	226
การทดลองที่ 24 วงจรอาร์สัญญาณนาฬิกา (Clock Divider)	227
การทดลองที่ 25 วงจรไฟวิ่ง	232

บทที่ 1

ทำความรู้จักกับ CPLD

1.1 CPLD คืออะไร

CPLD (Complex Programmable Logic Device) เป็นอุปกรณ์ที่ได้มีการออกแบบวงจรโครงสร้างภายในเป็นวงจรลอกิจิกพื้นฐานต่างๆ AND array , OR array และ macrocells ต่อกันอยู่เป็นกลุ่ม มีทั้งวงจรคอมบินেชัน (Combination) และ ซีควอลเชียล (Sequential) อีกทั้งยังมีความยืดหยุ่นในการออกแบบวงจรสูง คือ สามารถกำหนดโครงสร้างการทำงานภายในไอซี CPLD ได้อย่างอิสระ โดยไอซี CPLD นี้จะเป็นไอซีประเภทเดียวกันกับ ไอซี FPGA (Field Programmable Gate Array) จะต่างกันตรงที่ ไอซี CPLD เมื่อทำการโปรแกรมแล้วข้อมูลจะไม่ถูนย์หายแม้จะไม่มีไฟเลี้ยงจ่ายให้ก็ตาม ส่วน FPGA ข้อมูลที่โปรแกรมจะเกิดการสูญหายเมื่อเราหยุดจ่ายไฟให้กับตัวไอซีแต่ไอซีประเภทนี้จะมีวงจรโครงสร้าง และ พังก์ชันการทำงานที่ซับซ้อนกว่า CPLD ซึ่งโดยทั่วไปไอซีประเภท FPGA จะถูกใช้เป็นต้นแบบในการสร้างหรือ ทดลองออกแบบไอซีต่างๆ ซึ่งผู้ออกแบบสามารถทำได้เอง โดยไม่ต้องไปพึ่งโรงงาน อีกทั้งการตรวจสอบ หรือ การจำลองการทำงานยังทำได้ง่าย และ ยังมีเครื่องมือที่ช่วยในการพัฒนางานทางด้านนี้อีกมากมาย


เนื่องจากไอซีประเภท CPLD สามารถเก็บข้อมูลไว้ได้ตลอดแม้ไม่มีไฟเลี้ยงจ่ายให้ อีกทั้งราคาถูกกว่า อุปกรณ์จำพวก FPGA ดังนั้นจึงค่อนข้างที่จะเหมาะสมสำหรับการนำมาใช้หรือผลิตเป็น Product หรือ ชิ้นงานที่ไม่มีความซับซ้อนมากนัก เนื่องจากมีข้อจำกัดในเรื่องจำนวนเกตและโครงสร้างภายใน โดยจะมีจำนวนเกตและความซับซ้อนของโครงสร้างน้อยกว่าไอซีประเภท FPGA ทำให้การออกแบบรวมที่มีความซับซ้อนมากๆ ซึ่งต้องใช้เกตภายในจำนวนมากนั้น ไอซี CPLD ก็อาจจะไม่สามารถทำได้ อย่างไรก็ตามทั้ง FPGA และ CPLD ต่างก็มีวิธีการ และ เครื่องมือในการพัฒนาที่เหมือนกัน ดังนั้นเมื่อเราศึกษาการใช้งานไอซี CPLD จะเข้าใจแล้วเราจะสามารถที่จะใช้งาน FPGA ได้เช่นเดียวกัน

XC9500 Product Family


	9536	9572	95108	95144	95216	95288
Macrocells	36	72	108	144	216	288
Usable Gates	800	1600	2400	3200	4800	6400
t _{PD} (ns)	5	7.5	7.5	7.5	10	10
Registers	36	72	108	144	216	288
Max I/O	34	72	108	133	166	192
Packages	VQ44 PC44	PC44 PC84 TQ100 PQ100 PQ160	PC84 TQ100 PQ100 PQ160	PQ100 PQ160	PQ160 HQ208 BG352	HQ208 BG352




รูปที่ 1.1 แสดงการเปรียบเทียบคุณสมบัติของ CPLD เบอร์ต่างๆ




รูปที่ 1.2 แสดงลักษณะโครงสร้างภายในของ CPLD เบอร์ XC95108



รูปที่ 1.3 แสดงลักษณะโครงสร้างโดยรวมของ CPLD



รูปที่ 1.4 ลักษณะโครงสร้างของ Function Block



รูปที่ 1.5 แสดงลักษณะโครงสร้างภายในของ Macrocells

1.2 คุณสมบัติทางเทคนิคของ CPLD XC95108

CPLD เบอร์ XC95108 ถือว่าเป็นไอซีที่มีจำนวนเกตภายในมากพอสมควร สามารถนำไปออกแบบวงจรรวมที่ซับซ้อนได้ในระดับหนึ่ง โดยจะมีคุณสมบัติต่างๆ ดังนี้


- 7.5 ns pin-to-pin logic delays on all pins
- fCNT to 125 MHz
- 108 macrocells with 2400 usable gates
- Up to 108 user I/O pins
- 5 V in-system programmable (ISP)
 - Endurance of 10,000 program/erase cycles
 - Program/erase over full commercial voltage and temperature range
- Enhanced pin-locking architecture
- Flexible 36V18 Function Block
 - 90 product terms drive any or all of 18 macrocells within Function Block
 - Global and product term clocks, output enables, set and reset signals
- Extensive IEEE Std 1149.1 boundary-scan (JTAG) support
- Programmable power reduction mode in each macrocell
- Slew rate control on individual outputs
- User programmable ground pin capability
- Extended pattern security features for design protection
- High-drive 24 mA outputs
- 3.3 V or 5 V I/O capability
- Advanced CMOS 5V FastFLASH technology
- Supports parallel programming of more than one XC9500 concurrently
- Available in 84-pin PLCC, 100-pin PQFP, 100-pin TQFP and 160-pin PQFP packages

บทที่ 2

การติดตั้งโปรแกรม


ขั้นตอนการติดตั้งโปรแกรม

- ใส่แผ่น CD สำหรับติดตั้งโปรแกรม Xilinx Foundation Series 2.1i ซึ่งแผ่นจะทำการ Auto Run และเกิดหน้าต่างตอบรับเพื่อทำการติดตั้งโปรแกรมดังรูปที่ 2.1




รูปที่ 2.1 แสดงหน้าต่างต้อนรับการติดตั้งโปรแกรม

คลิกเลือก Next > เพื่อเข้าสู่ขั้นตอนต่อไป ซึ่งจะปรากฏหน้าต่างดังรูปที่ 2.2 เป็นส่วนของการเลือก Browser ในที่นี่เลือกเป็น HTML จากนั้นคลิกเลือก Next >




รูปที่ 2.2 แสดงหน้าต่างการเลือก Browser

- จากนั้นจะปรากฏหน้าต่างแสดงรายละเอียดข้อกำหนดของ License หากเราคลิกเลือกในช่องยอมรับ ดังรูปจากนั้นคลิกเลือก Next >




รูปที่ 2.3 หน้าต่างแสดงรายละเอียดเกี่ยวกับ License ของผลิตภัณฑ์

- เลือกรูปแบบการติดตั้ง โดยในที่นี้จะเลือกเป็นแบบ Typical ดังรูปที่ 2.4 แล้วคลิกเลือก Next >



รูปที่ 2.4 หน้าต่างแสดงการเลือกรูปแบบของการติดตั้งโปรแกรม

- จากนั้นจะปรากฏหน้าต่าง สำหรับกรอกรายละเอียดต่างๆ กือ ชื่อ , บริษัท , Serial Number และ CD Keys ดังรูปที่ 2.5 ให้ใส่รายละเอียดต่างๆให้ครบถ้วนแล้วคลิกเลือก Next >



รูปที่ 2.5 หน้าต่างสำหรับกรอกรายละเอียดต่างๆ

- ต่อมาจะเป็นการสร้างหรือกำหนดตำแหน่งของ Directory สำหรับการติดตั้งดังรูปที่ 2.6 หากไม่ต้องการแก้ไขก็ให้คลิกเลือก Next > เพื่อเข้าสู่ขั้นตอนต่อไป




รูปที่ 2.6 แสดงหน้าต่างสำหรับกำหนด Directories ของการติดตั้งโปรแกรม

- ซึ่งจะเกิดหน้าต่าง Create Directory? เป็นการถามว่าต้องการสร้างในไดเรกทอรี่ C:\Fndtn หรือไม่ จากนั้นให้เราคลิกเลือก Yes




รูปที่ 2.7 แสดงหน้าต่างคำถามว่าต้องการสร้างไดเรกทอรี่ C:\Fndtn หรือไม่




รูปที่ 2.8 แสดงหน้าต่าง Select Tools to Install เพื่อเลือกเครื่องมือต่างๆ ที่ต้องการติดตั้ง

- จากรูปที่ 2.8 เป็นหน้าต่างที่ใช้สำหรับเลือกเครื่องมือต่างๆ ที่เราต้องการติดตั้งซึ่งหากเราเลือกเอาเฉพาะส่วนที่เราต้องการใช้งานก็จะช่วยให้พื้นที่ของโปรแกรมลดลงได้




รูปที่ 2.9 แสดงหน้าต่างการเลือกตัวอุปกรณ์ FPGA ที่ต้องการติดตั้ง

- จากรูปที่ 2.9 จะเป็นส่วนของการกำหนดเบอร์ตัว FPGA ที่เราต้องการติดตั้งใช้งานเป็นกรณีที่เราต้องการใช้งานในการออกแบบ FPGA ควรกำหนดเฉพาะเบอร์ที่ต้องการใช้เท่านั้น เพราะถ้ากำหนดมากไปจะทำให้ไฟล์ของโปรแกรมมีขนาดใหญ่โดยที่ไม่ได้เกิดประโยชน์อะไร



รูปที่ 2.10 เป็นการเลือกการติดตั้งเกี่ยวกับบทเรียนตัวช่วย และตัวอย่างการออกแบบใช้งาน

- ต่อมาในรูปที่ 2.10 นี้จะเป็นการกำหนดการติดตั้งเกี่ยวกับพารามิเตอร์ที่ต้องการรวมถึงตัวอย่างการสร้างออกแบบใช้งานต่างๆ หากเราต้องการก็ให้คลิกเครื่องหมายถูกไว้หน้าหัวข้อต่างๆ ที่ต้องการ




รูปที่ 2.11 แสดงหน้าต่างการกำหนดโฟลเดอร์ของโปรแกรม

- ในรูปที่ 2.11 เป็นการกำหนดโฟลเดอร์ของโปรแกรมซึ่งจะกำหนดไว้เป็น Xilinx Foundation Serial 2.1i ให้เราคลิกเลือก Next > เพื่อเข้าสู่ขั้นตอนต่อไป




รูปที่ 2.12 แสดงหน้าต่าง Select Environment Settings

- คลิก Next > เพื่อเข้าสู่ขั้นตอนต่อไป ซึ่งจะเกิดหน้าต่าง Start Copying Files ดังในรูปที่ 2.13 โดยจะมีช่องแสดงข้อมูลความสรุปสิ่งที่เราได้กำหนด หรือ เลือกไว้สำหรับการติดตั้งต่างๆ ให้เราคลิกเลือก Install เพื่อทำการติดตั้งโปรแกรม โดยจะมีหน้าต่างแสดงความคืบหน้าของการติดตั้งโปรแกรมดังในรูปที่ 2.14



รูปที่ 2.13 หน้าต่างสำหรับเริ่มการติดตั้งโปรแกรมและแสดงรายละเอียดต่างๆของการติดตั้ง




รูปที่ 2.14 หน้าต่างแสดงความคืบหน้าของการติดตั้งโปรแกรม

- และหลังจากทำการติดตั้งครบ 100% แล้วจะมีหน้าต่างดังรูปที่ 2.15 ถามว่าต้องการสร้าง ไอคอนบน Destop หรือไม่หากเราต้องการก็ให้คลิก Yes




รูปที่ 2.15 แสดงหน้าต่างคำถามว่าต้องการสร้าง ไอคอน Project Manager ไว้บน Destop หรือไม่



รูปที่ 2.16 แสดงหน้าต่าง Installation Complete

- จากรูปที่ 2.16 ให้คลิกเลือก Fnish เพื่อเลิ้นสุดการทำงานซึ่งหลังจากนั้นจะมีหน้าต่างถามว่าต้องการติดตั้งโปรแกรม Adobe Acrobat ด้วยหรือเปล่า ดังรูปที่ 2.17 ถ้าต้องการให้คลิก Yes หรือ คลิก No เพื่อยกเลิก เท่านี้การติดตั้งโปรแกรม Xilinx Foundation Series 2.1i ก็เสร็จสิ้นและพร้อมที่จะใช้งานได้แล้ว



รูปที่ 2.17 แสดงหน้าต่างคำถามสำหรับการติดตั้งโปรแกรม Adobe Acrobat

การทดลองที่ 25

วงจรไฟวิ่ง

วัตถุประสงค์การทดลอง

เพื่อให้ผู้เรียนสามารถ

1. ต่อวงจรทดลองขึ้นพื้นฐานได้
2. ออกแบบวงจรไฟวิ่งด้วยโปรแกรม Xilinx Foundation Series 2.1i ได้
3. วิเคราะห์และจำลองการทำงานของวงจรที่ออกแบบด้วยโปรแกรม Logic Simulator ได้
4. ประยุกต์นำอุปกรณ์ต่างๆ มาต่อเป็นวงจรไฟวิ่งได้

อุปกรณ์การทดลอง

- | | |
|--|--------|
| 1. บอร์ดทดลอง CPLD พร้อมชุดทดลอง ET-BASIC I/O V1.0 จำนวน | 1 ชุด |
| 2. CPLD เบอร์ XC95108 PC 84 | 1 ตัว |
| 3. สายดาวน์โหลด JTAG Programmer | 1 เส้น |
| 4. สายต่อวงจร | 1 ชุด |
| 5. แหล่งจ่ายไฟ | 1 ชุด |

ทฤษฎีก่อนการทดลอง


ในงานนี้เป็นการนำเอาวงจรต่างมาประยุกต์ใช้งานร่วมกันซึ่งเป้าหมายของใบงานนี้คือจะสร้างวงจรไฟวิ่งจำนวน 8 ดวงโดยอาศัยหลักการของวงจรนับ (Counter Circuit) กับคุณสมบัติของไอซีอีครหัส 74_138 มาต่อร่วมกันโดยจากคุณสมบัติของไอซี 74_138 จะเป็นดังตารางต่อไปนี้

INPUT						OUTPUT							
G1	G2A	G2B	C	B	A	Y0	Y1	Y2	Y3	Y4	Y5	Y6	Y7
1	0	0	0	0	0	0	1	1	1	1	1	1	1
1	0	0	0	0	1	1	0	1	1	1	1	1	1
1	0	0	0	1	0	1	1	0	1	1	1	1	1
1	0	0	0	1	1	1	1	1	0	1	1	1	1
1	0	0	1	0	0	1	1	1	1	0	1	1	1
1	0	0	1	0	1	1	1	1	1	0	1	1	1
1	0	0	1	1	0	1	1	1	1	1	0	1	1
1	0	0	1	1	1	1	1	1	1	1	1	0	0


ซึ่งจากตารางจะเห็นว่าหากเราป้อนสภาวะอินพุตให้กับขาสัญญาณต่างๆ ตามลำดับเราจะได้อาต์พุตที่มีการเลื่อนจากอาต์พุตแรกไปยังอาต์พุตสุดท้าย ดังนั้นเพื่อให้ได้อินพุตสภาวะดังกล่าวเรางึงต้องใช้งานรับเลข BCD เข้ามาเป็นอินพุตให้กับ 74_138 และในการทดสอบเพื่อให้สามารถมองเห็นการเปลี่ยนแปลงการทำงานต่างๆ จึงควรใช้สัญญาณกระตุ้น หรือ สัญญาณนาฬิกาที่มีความถี่ต่ำ ให้เราสามารถมองเห็นการเปลี่ยนแปลงได้ทัน

ขั้นตอนการทดลอง

1. เปิดโปรแกรม Xilinx Foundation Series 2.1i โดยการค้นเบิลคลิกที่ไอคอน Project Manager หรือ คลิก Start → Programs → Xilinx Foundation Series 2.1i → Project Manager
2. ทำการสร้างโปรเจ็คชื่อ LAB25 โดยกำหนดรายละเอียดต่างๆ ดังต่อไปนี้




3. เปิดโปรแกรม Schematic Editor แล้วทำการตรวจสอบ พร้อมทั้งทำการกำหนดชื่อให้กับสัญญาณอินพุต / อาต์พุตต่างๆ และ กำหนดตำแหน่งของไอซี CPLDs ให้กับ IPAD , OPAD ดังนี้




ขาสัญญาณ	I/O	ตำแหน่งขาของ CPLD
CE	Input	12
C	Input	14
G2A	Input	17
G2B	Input	19
G1	Input	21
Y0	Output	10
Y1	Output	7
Y2	Output	5
Y3	Output	3
Y4	Output	1
Y5	Output	84
Y6	Output	82
Y7	Output	80

4. บันทึกไฟล์วงจรที่สร้าง แล้วทดสอบการทำงานด้วยโปรแกรม Logic Simulator
5. เมื่อทดสอบจากโปรแกรม Logic Simulator แล้วผลการทำงานถูกต้อง ให้ทำการ Implementation และ โปรแกรมข้อมูลลงสู่ชิปไอซี CPLD
6. ต่อวงจรเพื่อทดสอบการทำงานดังนี้



INPUT					OUTPUT							
G1	G2A	G2B	CE	C	Y0	Y1	Y2	Y3	Y4	Y5	Y6	Y7
1	0	0	1	↑								
1	0	0	1	↑								
1	0	0	1	↑								
1	0	0	1	↑								
1	0	0	1	↑								
1	0	0	1	↑								
1	0	0	1	↑								
1	0	0	1	↑								

7. ต่อวงจรใหม่โดยใช้สัญญาณนาฬิกา 1 Hz หรือ 10 Hz ป้อนเข้าที่ขา CK ของวงจรดังนี้



8. กำหนดสภาวะอินพุตต่างๆ ดังนี้แล้วสังเกตการทำงานของวงจร

CE	C	G2A	G2B	G1
1	1 , 10 Hz	0	0	1

สรุปผลการทดลอง

คำถามท้ายการทดลอง

1. จากร่วงจรการทดลองเป็นการนำเอาวงจรไดกับวงจรใดมาต่อร่วมกัน และ มีการทำงานร่วมกันอย่างไร
2. จากร่วงจรในขั้นตอนที่ 3. เหตุใดจึงนำขาสัญญาณ Q3 ไปต่อกับขา CLR และจะมีผลกับการทำงานของวงจรอย่างไรงอธิบาย